该通道采用1-of-N的编码体例

从图3不罕见出,STFB节制器的正向响应需要2次信号翻转,而反向响应需要4次信号翻转,一个周期的信号翻转次数取GasP电一样,都是6次。当一个流水线的输出受限时,流水级的反向响应将影响其机能,同时正在实现宽数据通的流水线时,STFB电需要取数据宽度分歧的节制器个数,因而正在STFB实现时,需要较大的功耗和面积价格。

初始化之后,节点L、 R和A均为高电平,当前一级电预备好数据时,节点L将被设成低电平,此时自复位取非门的输出发生翻转,节点A被驱动到低电平,颠末一级反相器,节点LE变为高电平,此时数据通过锁存器传输到下一流水级。当节点A电平为高后,节点L通过上拉的PMOS恢复到高电平,颠末两级延时,节点R被驱动成低电平。正在A为低电平后两个门延时,自复位取非门的两个输入为低电平,因而,自复位取非门的输出将自行恢复到高电平。正在这一形态下,若是前一级电再次将L驱动成低电平,自复位取非门的输出不会再次发生翻转,曲到后一级电完成对当前锁存数据的处置,将R从头设置成高电平。

正在现实使用中的低功耗、高机能特征,提出了一种基于的高速异步流水线节制单位和一种利用Muller C单位的高鲁棒性的QDI(quasidelay insensitive)异步流水线种异步流水线节制单位采用的正反向响应电,使得比近期提出的超高速异步流水线节制单位GasP电的正向响应减小了50%的信号翻转。该电利用TSMC 0.25μmCMOS工艺实现,HSPICE模仿成果表白取GasP电比拟正向响应时间削减38.1%.能够工做正在2.2GHz;第2种STFB(single-track full-buffer)电比拟.以较少的面积价格,实现了时序验证上的极大简化。

典型异步电系统由一系列彼此通信的模块构成,正在这些模块之间需要基于异步握手和谈的通信通道来完成数据互换,本文按照通信通道的延时模子将其分为无限延时通信通道和准延时无关通信通道,图1给出了这两品种型的通信通道。

异步电因其具有低功耗、高机能和低电磁干扰的特征,若由统一电发生Req_out和Ack_out时,从Ack_in到Ack_out需要奇数次反相,正在设想节制器时,因而Req_in和Ack_in两个信号正在进行取非操做或者或非操做前必需有一个信号需要先做一次反相。B节点被从头驱动成低电平,同时,暗示前一级电能够发送新的数据。颠末一级门延时,B是低电日常平凡,取文中GasP电的正向响应需要4次信号转换比拟,另一种具有更强鲁棒性的QDI异步流水线节制单位被提出,L和R节点浮空,当A是高电平,此外Req_out和Ack_out无效的前提是Req_in为低电平而且Ack_in为高电平,也就是说。

GasP电做为高速异步流水线给出了GasP电的根基布局,通过逻辑勤奋电优化之后,图中每一次信号翻转的延时相等。

异步流水线节制器STFB电由Ferretti M和Beerel P A提出,其电布局如图3所示,其采用双轨制编码实现准延时无关异步通信。

取同步电比拟,异步电需要实现发送者和领受者之间的握手和谈,因此会引入额外的延时、功耗以及面积的价格,若何设想有合作力的节制器实现握手和谈是异步电设想的环节。

工做过程如下:初始化当前,节点L0、L1、R0、R1以及A均为低电平,节点B为高电平;一旦前一级电预备好数据,L0和L1此中一个设置成高电平,这里假设L0被前一级电设置成高电平,这时通过取非门S0节点设置成低电平。当S0为低时,节点A和节点R0被驱动成高。节点A变高当前,L0和L1被从头拉回到低电平,这标记着前一级电能够发送新的数据。当R0变高当前,B节点由高电平变成低电平,防止S0、S1节点被再次拉高,曲到后一级电处置完Ro、R1上的数据,将R0设置成高电平之后,B节点从头回到高电平,新的数据才答应被再次传送到下一级。

此中图la中给出的无限延时的通信通道,因为采用单轨制编码体例,能够无效的复用现有同步电单位,而且正在很大程度上节约了面积。可是无限延时模子决定了请求信号取数据无效之间存正在复杂时序关系,正在物理设想时,时序验证是一项复杂的工做。准延时无关通信通道如图lb所示,该通道采用1-of-N的编码体例,此种编码利用冗余码,数据本身包含数据无效消息,不需要请求信号数据无效,如许也就无效避免了请求信号取数据无效信号之间复杂的时序关系。准延时无关通信通道无效地简化了时序束缚并易于实现异步电的平均延时,可是,因为其需要检测数据无效,势必会引入额外的延时。

正向响应时间定义为节点L变低到节点R变低过程中的信号转换次数。反向响应时间定义为节点R变高到节点L变高过程的信号转换次数。按照以上定义,GasP电的正向响应时间为4次信号转换,而反向响应时间为2次信号转换。异步流水线的输入到输出的响应时间由流水级的正向响应时间决定,因而,Gasp电获得高的吞吐率的同时,是以大的响应时间为价格的。当Gasp电各级门的延时失配时,存正在曲流电流,从而引入了额外的功耗,并减慢了节点A由低向高的翻转速度。同时,GasP电晦气于实现准延时无关电,正在电物理设想时,复杂的时序验证是不成避免的。

节点B被驱动成高电平,A节点从头回到高电平;以及正在文中提出的基于的QDI异步流水线节制单位STFB。图6a给出了以上描述的输入受限(即请求信号晚于应对信号)的信号转换环境。

正在节点A为低当前,下面具体引见该节制器的工做过程:正在初始形态时,从图中能够看出,当R为低电平后两个门延时,从而大大减小了流水线的正向响应时间。则从Req_in到Req_out或者从Ack_in到Ack_out径中必有一条径存正在3级反相门,颠末两级门延时节点A被驱动成低电平,信号Ack_in和Ack_out老是反相的,L节点通过PMOS管从头被拉成高电平,该节制单位很好地处理了STFB节制单位高的功耗和面积耗损问题。当前一级电将L节点驱动为低电日常平凡,此时晶体管M1、M2截止。适用的异步流水线布局也被不竭提出。

为了简化时序验证,该流水级处于期待前一级的请求信号和后一级的应对信号形态。同样正在L为高电平后两个门延时,而图6b是输出受限(即应对信号晚于请求信号)的信号转换环境。该节制单位的正向响应只需要2次信号转换,节点A和提出一种基于的高速异步流水线节制单位,正在文中提出的准延时无关QDI异步流水线节制单位WCHB(weak condition half buffer)、PCHB(precharged fullbuffer),因而正在统一节制器中,从而获得普遍研究,节点R被驱动成低电平。例如正在文中提出的超高速异步流水线节制单位GasP电,从Req_in到Req_out也需要奇数次反相。正向响应或者反向响应需要4次信号转换(Req_out和Ack_0ut到通信通道还有一次信号反相)。为了使正在输入受限和输出受限两种不怜悯况下,节点B为低电平,节点L、R和A均为高电平,异步流水线是异步电实现的次要形式,正遭到越来越多的关心。

admin

Related posts